ARM predstavil terabitové spojenie v čipe s podporou DDR4

ARM Holdings predstavil novú architektúru svojich čipov, ktorá má priniesť dvojnásobný výkon na jedno jadro, množstvo nových technológií a podporu pre nasadenie v serveroch. K novinkám patrí pamäťový radič CoreLink CCN-504 v čipe (SoC) s priepustnosťou až 1 Tb/s. Toto interné prepojenie je kompatibilné s procesorovou architektúrou ARM Cortex-A15, ako aj so 64-bitovou architektúrou next-gen ARMv8. Komunikačná sieť podporuje až 16 výpočtových jadier, konfigurovaných do štyroch blokov so štyrmi jadrami. Integrovaná a zdieľaná L3 cache s kapacitou až 16 MB rozširuje on-chip caching na náročné pracovné úlohy a ponúka on-chip pamäť s nízkou latenciou na alokáciu a zdieľanie dát medzi procesormi. Predstavený bol aj kompatibilný radič operačnej pamäte CoreLink DMC-520, ktorý podporuje štandardy DDR3/DDR3L aj budúci, už schválený štandard DDR4. Nechýba ani podpora pamätí ECC. S novinkami by sme sa mali stretnúť v serverových riešeniach v priebehu budúceho roka. Zdroj: xbitlabs.com ...