Kam kráča vývoj SSD?

Pokrok v oblasti polovodičových úložísk je za posledné roky veľmi výrazný. Disky SSD si našli vďaka svojmu vysokému výkonu cestu do notebookov a stolových počítačov a ultramobilné zariadenia by sme si bez nemechanických úložísk azda ani nevedeli predstaviť. Kam sa však tieto technológie budú uberať v druhej polovici tohto desaťročia?

Nárast výkonu a kapacity pri čoraz nižšej koncovej cene (v pomere ku GB) sa u každého kupujúceho stretáva s obľubou. Technológia NAND flash, ktorá sa používa v polovodičových úložiskách, napredovala za posledné roky vďaka špecifickým postupom rýchlejšie, ako sa dá predpokladať na základe Moorovho zákona. Pedál pekelného zrýchlenia sa však už pomaly začína odlepovať od podlahy a jednotlivé vývojové stupne už nabaľujú na seba čoraz väčšie prekážky, ktorých strasenie je stále náročnejšie. V tomto článku sa budeme venovať tým najpálčivejším a ukážeme, akým spôsobom s nimi plánujú výrobcovia bojovať v najbližších rokoch.

Drvivú väčšinu trhu s pamäťami NAND flash v súčasnosti ovláda šesť významných výrobcov. Niektorí z nich však spájajú svoje sily pri vývoji, a tak vo výsledku z hľadiska pokročilých technológií vnímame len štyroch vývojárov. Ide o Samsung, SK Hynix a konzorciá Toshiba/SanDisk a Intel/Micron. Pokiaľ ste sledovali situáciu na poli SSD v posledných rokoch pozornejšie, viete, že v roku 2010 boli na trhu 32-nanometrové čipy NAND flash, respektíve 35 a 32 nm výrobný proces Samsungu, 34 nm proces Micron/Intel, 32 nm Toshiba/SanDisk a 35 nm výrobný proces SK Hynix. O rok neskôr štafetu prebral 27 nm proces Samsungu, 25 nm proces Micron/Intel, 24 nm proces Toshiba/SanDisk a 26 nm proces SK Hynix.

No a napokon v druhej polovici roka 2012 a na začiatku roka 2013 ich vystriedali aktuálne procesy v okolí rozmeru 20 nm. Samsung má na trhu svoj 21 nm proces, SK Hynix a aj konzorcium Intel/Micron 20 nm a konzorcium Toshiba/SanDisk 19 nm. Pochopiteľne, generačná výmena neprebehne zo dňa na deň a vždy chvíľu trvá, kým trhový podiel novšieho výrobného procesu stúpne nad podiel staršieho. Obyčajne sú tak na trhu súčasne dve generácie, pričom tá staršia zmizne často až v momente, keď sa objaví ďalší nový proces v poradí. Napríklad Intel výrobnú linku 25 nm čipov NAND flash zastavil po vyrobení poslednej várky objednávok až koncom minulého roka.

V tomto roku sa dostanú na trh disky SSD s pamäťovými bunkami vyrobenými 16 nm technológiou. Masovú výrobu 16 nm NAND flash začal už SK Hynix a prvé SSD osadené týmito čipmi sa na trhu objavia už čo nevidieť. Skúšobné vzorky čipov majú za sebou už aj ostatní výrobcovia a disky založené na ich produktoch môžeme očakávať v druhej polovici tohto roka. Tento výrobný proces je zaujímavý najmä z toho hľadiska, že podľa mnohých expertov v odbore bude posledným, ktorý sa uplatní na súčasnej technológii výroby NAND.

Tomu, z akých súčastí a materiálov sa súčasné bunky NAND flash skladajú, ako sa do nich zapisuje a ako sa z nich číta, sme sa podrobne venovali v článku Súčasné a budúce technológie pamätí SSD (PC REVUE č. 7/2012). Základné princípy si na pripomenutie zopakujeme, ale podrobne sa budeme venovať hlavne technológii, ktorá tieto planárne tranzistory s plávajúcimi hradlami nahradí.

Prečo treba nahradiť súčasnú technológiu?

Nech už sledujete pokrok na poli procesorov, grafických kariet či dátových úložísk, určite vám neuniklo postupné zmenšovanie veľkosti výrobného procesu. Cieľom je vyrobiť čo najmenšie tranzistory, aby sa ich na plochu čipu zmestilo čo najviac a čím menej sa hriali. V prípade CPU a GPU ide o o zvyšovanie výkonu a znižovanie spotreby, v prípade dátových úložísk zase o zväčšovanie objemu uložených dát, ktoré čip môže obsahovať. Toto je pohľad koncového zákazníka, ale výrobca sa zameriava hlavne na konkurencieschopnosť produktu a výrobné náklady.

Napríklad prechod z 25 nm procesu na 20 nm je zmenšenie o 20 %, čo znamená, že na kruhovom waferi s priemerom 300 mm môžete namiesto 371 čipov s kapacitou 8 GB (2,9 TB) vytvoriť až 537 čipov (4,19 TB). Ak výrobná cena wafera zostane rovnaká, konkurent používajúci nižší výrobný proces by váš podnik zakrátko zadupal do zeme. Napríklad pri cene 3000 dolárov za wafer by ho totiž jeden čip stál približne 5 dolárov, zatiaľ čo váš 8 USD. Mohol by si teda dovoliť predávať rovnako veľké kapacity ako vy za nižšie ceny (čo je zriedkavé) alebo väčšie kapacity za rovnakú cenu (čo je, naopak, časté).

Útok na stále menšie rozmery a lacnejšiu výrobu je nevyhnutný, ale zmenšovať výrobný proces sa nedá donekonečna. Každý krok o úroveň nižšie prináša nové technologické výzvy, ktoré treba prekonať. To môže byť čoraz náročnejšie a v určitom momente pri zachovaní rovnakých princípov aj nemožné. Pri menších rozmeroch totiž začínajú hrať hlavnú rolu rôzne fyzikálne javy, ktorých efekt bol na vyšších rozmeroch nepodstatný. Na ilustráciu tejto situácie si predstavte, že sa v lete rozbehnete do rybníka.

Aj keď vy budete takmer okamžite po pás vo vode, pri bližšom pohľade na hladinu zistíte, že rôzny malý hmyz po nej dokáže kráčať. Nie je to preto, že by preň platili iné fyzikálne zákony, ale preto, že pri jeho rozmeroch a hmotnosti hrá napríklad povrchové napätie vodnej hladiny významnú rolu, zatiaľ čo pri vás nulovú. Podobné je to aj v prípade čoraz menších tranzistorov.

Architektúra planárneho NAND flash: v hornej časti elektrická schéma, v dolnej časti zjednodušený nákres fyzických prvkov

Na ilustračnom obrázku si môžete pozrieť schematický nákres zástupu planárnych tranzistorov s plávajúcim hradlom. Všimnite si, že každý sa skladá z horného riadiaceho hradla (sivá farba) a odizolovaného plávajúceho hradla (zelená farba). Pod nimi je kremíkový substrát, ktorým po zopnutí obvodu medzi dvoma elektródami tečie elektrický prúd. To, akú binárnu hodnotu tranzistory majú, určuje stav ich plávajúceho hradla. Ak je plávajúce hradlo plné (nabité), tranzistor reprezentuje stav 0, ak je hradlo prázdne (vybité), tranzistor má hodnotu 1.

Vzhľadom na to, že je plávajúce hradlo odizolované, svoj stav si zachováva, a tak pamäť NAND flash možno použiť ako dlhodobé úložisko dát (bez nutnosti neustáleho napájania, ako je to pri RAM). Riadiace hradlo na vrchu tranzistora je pripojené vodičom na tzv. Word Line, čo môžete vidieť v elektrickej schéme v hornej časti obrázka. Privedením veľkého napätia (20 V) na horné riadiace hradlo sa spodné plávajúce hradlo nabije aj napriek tomu, že je kompletne odizolované. To je možné vďaka špecifickému efektu, označovanému ako kvantové tunelovanie, pri ktorom sa elektróny presúvajú zo spodného kremíkového substrátu do plávajúceho hradla cez zdanlivo neprekonateľnú prekážku.

Pod vplyvom napätia totiž bariérou začne prechádzať pravdepodobnostná vlna elektrónu, a hoci elektrón nemá dostatok energie, aby sa cez izolant pretlačil, existuje pravdepodobnosť, že sa objaví v tej časti vlny, ktorá je už na druhej strane prekážky. Elektróny sa teda pretunelovávajú cez izolant a prechádzajú do plávajúceho hradla. Po odstránení napätia v ňom zostávajú uväznené a bezpečne odizolované od okolia. Plávajúce hradlo je nabité a reprezentuje stav 0. Pri vybití do stavu 1 sa napätie 20 V aplikuje z opačnej strany prostredníctvom elektród, čím elektróny z plávajúceho hradla prejdú tunelovaním do kremíkového substrátu.

Ak chcete počet tranzistorov zvýšiť bez toho, aby ste zvýšili obsadenú plochu, treba ich jednotlivé prvky zmenšiť. Zmenší sa teda riadiace aj plávajúce hradlo a celé tranzistory sa natisnú bližšie k sebe. Na schematickom obrázku si môžete všimnúť, že miesto sa šetrí napríklad aj tým, že tranzistory sú zapojené sériovo (v praxi obyčajne po 32 kusoch). Spodné elektródy sú tak pre každú sériu spoločné, a ak sa obvod zopne, na hodnotu 1 sa nastavia všetky tranzistory v bloku. Tie, čo majú mať hodnotu 0, sa dodatočne zmenia privedením napätia na riadiace hradlo, ktoré má každý tranzistor vlastné. Ide o špecifikum NAND flash, ktoré sa používajú v diskoch SSD, kľúčoch USB a pamäťových kartách.

Vďaka takémuto zapojeniu môžu byť tranzistory veľmi malé a veľmi blízko seba. Čo sa však myslí tým, že sa výrobný proces zmenší napríklad z 25 nm na 20 nm? Ide o tzv. half-pitch, čo je polovica vzdialenosti medzi dvoma identickými prvkami obvodu. V našom prípade s NAND flash je celkový pitch vzdialenosť od začiatku jedného tranzistora po začiatok ďalšieho. Ide teda o rozmer jedného tranzistora sčítaný s medzerou k ďalšiemu. Ak je tento rozmer 32 nm, ide o 16 nm výrobný proces (16 nm half-pitch). Pri niektorých snímkach z mikroskopov to zvádza povedať, že ide vlastne aj o rozmer samotných tranzistorov. Často sa totiž zdá, že medzera a tranzistor sú podobnej veľkosti. To sa však nemusí vždy dodržať, a preto výrobný proces určuje práve polovica ich spoločného rozmeru.

Na to, aby bolo možné vyrábať čoraz menšie tranzistory, je nevyhnutný neustály pokrok v optickej litografii (fotolitografii). Ide o proces, ktorý sa používa na vytvorenie čipov na kremíkovom waferi. V zjednodušenom podaní sa na mimoriadne čistú a rovnú kremíkovú dosku nanesie nanometrová vrstva chemického fotorezistu, do ktorého sa pomocou laserového lúča prenesie (vyryje či skôr vypáli) motív z fotomasky, teda akéhosi plánika obvodov. Pri zložitých čipoch sa celý proces opakuje s rôznym fotorezistom aj niekoľko desiatok krát, čím sa vybudujú jednotlivé tranzistory. Schopnosť strojov vypáliť detailné prvky však nie je ani zďaleka jediný faktor, ktorý pokrok z hľadiska zmenšovania umožňuje.

Ak totiž jednoducho len vyrobíte menší tranzistor, nemusí vôbec fungovať. Vezmite si napríklad vašu hrubú zimnú bundu, ktorá zaberá značnú časť skrine. Ak jej vypchávky zúžite na polovicu, miesto ušetríte, ale problém ucítite v momente, keď v nej v mraze vyjdete von. Bunda už nebude izolovať tak ako predtým. Takisto ak pri zmenšení tranzistora dôjde k zmenšeniu jeho elektrických izolačných vrstiev, prestanú plniť svoju úlohu. Aby ste problém vyriešili, musíte nájsť iný materiál na izolant, ktorý dokáže izolovať pri danej tenkosti rovnako dobre ako predchádzajúci materiál pri väčšej hrúbke. Jeho aplikovanie však môže byť oveľa náročnejšie ako v prípade predchádzajúceho materiálu, a tak musíte čeliť novým a dovtedy neznámym problémom.

Snímky z transmisného elektrónového mikroskopu na 25 nm NAND flash Intelu (hore) a na 16 nm NAND flash SK Hynix so vzduchovými medzerami v pozdĺžnom a priečnom na vytvorenie dobrej predstavy o polohe jednotlivých komponentov

To však nie je všetko. Na obrázku z transmisného elektrónového mikroskopu môžete vidieť, ako vyzerajú reálne tranzistory NAND flash. Všimnite si najmä to, že oproti schematickému obrázku s plochými doštičkami je v skutočnosti miniatúrne plávajúce hradlo izolantom a riadiacim hradlom omotané. Je to z dôvodu, aby ho riadiace hradlo mohlo ovplyvniť. So zmenšujúcimi sa rozmermi jednotlivých častí sa totiž zmenšuje aj kontaktná plocha a pod kritickou hranicou je už problém bunku ovládať. Tranzistory sú zároveň čoraz bližšie k sebe a hrozí to, že sa susediace plávajúce hradlá začnú ovplyvňovať a svoje hodnoty napätia párovať.

To je veľmi nežiaduce najmä vtedy, keď na preklopenie dátovej hodnoty stačí aj malá zmena. Na začiatku článku sme spomenuli, že hustota zapísaných dát v pamätiach NAND flash stúpala v minulosti rýchlejšie, ako sa na základe Moorovho zákona dalo očakávať. Spôsobila to špeciálna metóda viacúrovňového zápisu, označovaná ako MLC (multi level cell - viacúrovňové pamäťové bunky). Táto metóda, ktorú používa drvivá väčšina diskov SSD, umožňuje citlivejšiu prácu s tranzistormi a namiesto stavu vybitý/nabitý (v praxi asi 2,5 V verzus 5,5 V) sa plávajúce hradlo nabíja na viac úrovní. Namiesto dvoch stavov (1 a 0) tak tranzistor môže mať štyri stavy (11, 01, 10, 00), ktoré sú reprezentované napätím približne 2, 3,7, 4,5 a 5 voltov.

Pri čítaní preto treba citlivejšie merať prahové napätie, aby sa presne určil ich stav. Bez nutnosti zmenšenia tak NAND flash dostala akoby dvojnásobok tranzistorov na plochu. Daňou za to je väčšia náchylnosť na chybu. Stačí totiž menší posun napätia a tranzistor, respektíve pamäťová bunka, zmení svoju hodnotu. Výrobcovia pri niektorých modeloch diskov zašli ešte ďalej a používajú trojúrovňové riešenie s ôsmimi stavmi (označované aj ako TLC) a pri pamäťových kartách sa dá naraziť aj na štvorúrovňové riešenie so šestnástimi stavmi. Je jasné, že pri nich sú už detaily medzi jednotlivými napätiami veľmi malé. Tým si výrobcovia vykopali jamu, do ktorej padajú pri nižších výrobných procesoch.

Okrem možnosti ovplyvnenia susednými tranzistormi totiž stále klesá aj počet elektrónov uložených v čoraz menšom plávajúcom hradle. Len čo ich je už iba hŕstka, aj jemná štatistická fluktuácia má za následok to, že dáta sa zmenia. Ak chce teda výrobca tranzistory ešte zmenšiť, musí napríklad štvorúrovňové či dokonca aj trojúrovňové ukladanie oželieť, čím sa však výhoda nižšieho procesu anuluje (v určitom momente je totiž ekonomicky výhodnejšie zostať na väčšom výrobnom procese s trojúrovňovými tranzistormi ako prejsť na nižší proces, kde sa dá bezpečne použiť len jedno- a dvojúrovňové riešenie).

Existuje cesta von?

Pravda je, že proces zmenšovania NAND flash sa doposiaľ daril, aj keď nešlo o ľahkú úlohu. Každé konštatovanie, že koniec je už za dverami, by sa eda malo brať s určitou skepsou. Ako dobrý príklad môže slúžiť konferencia Intel Developer Forum (IDF) z roku 2003, na ktorej sa Intel prezentoval štúdiou o tom, že NAND flash nedokáže pokoriť hranicu 60 nm. Skutočnosť bola taká, že postupom rokov aj sám Intel vyvinul 50, 35, 25 a aj 20 nm výrobný proces týchto pamätí. Proces zmenšovania NAND flash však nevyhnutne narazí na hranicu. No zatiaľ nikto nevie, kedy to naozaj bude. Prielomy vo výskume polovodičov sa skrátka nedajú presne predpovedať. Prst sa však varovne zdvíha pri približovaní k 10 nm hranici prakticky odjakživa a NAND flash nie je výnimka.

To, ako si SK Hynix poradil so 16 nm procesom, vidieť na obrázkoch z elektrónového mikroskopu. Ako prvý ho práve zavádza do sériovej výroby, využil pri tom technológiu vzduchových medzier. Pokiaľ si nalistujete náš starší článok o vývoji NAND flash z roku 2012, v ktorom sme ukázali vývojový prototyp tejto pamäte, môžete vidieť, o koľko vyspelejšie dokončený proces pôsobí. Aby sa zamedzilo vzájomné ovplyvňovanie tranzistorov, vytvoril SK Hynix (a v prototypoch aj ďalší výrobcovia) proces na tvorbu bublín, či skôr zlomov v materiáli, kde kremík chýba. Treba pritom myslieť na to, v akej presnosti sa dané tranzistory a bubliny musia vyrábať. Vo štvorci s rozmerom jeden milimeter je ich natlačených niekoľko miliárd.

V súčasnosti niektorí vývojári (napr. Samsung) vidia situáciu tak, že aktuálne technológie planárnych tranzistorov NAND flash skončia pri 16 nm. Iní, ako napríklad SanDisk, veria, že zvládnu ešte aj prechod na 14/12 nm v roku 2015 a nová technológia príde na rad v roku 2016. Možno však nakoniec bude všetko inak a vývoj sa podarí ťahať až k 10 nm či dokonca ešte ďalej. Zmenšovanie NAND pod 16 nm však nemusí naraziť len na striktne technologickú, ale aj na ekonomickú hranicu. So stúpajúcou náročnosťou vznikajúcich problémov totiž narastá aj objem financií, ktoré treba do výskumu investovať, a prekonanie niektorých prekážok už môže byť technologicky také náročné, že sa to výrobcovi jednoducho nevyplatí. Vývoj sa následkom toho môže výrazne spomaliť a prechod na nižší výrobný proces môže zrazu trvať dvakrát až trikrát toľko ako v minulosti.

Vertikálne „3D" NAND

Na zväčšenie kapacity výrobcovia nemusia nevyhnutne využívať len menší výrobný proces. Spomenuli sme už, že výborný „trik" je aj použitie presného ovládania plávajúceho hradla v rámci napätí, čo umožňuje, že jeden tranzistor nereprezentuje iba dva možné stavy, ale až štyri či osem (extrémne až 16, čo sa využíva pri málo zaťažovaných a pomalších čipoch NAND flash pre pamäťové karty a kľúče USB). A práve podobnú šikovnú zmenu majú výrobcovia ešte v rukáve.

Z hľadiska návrhu výroby však ide o mimoriadne náročnú úlohu, ktorá celý proces výrazne mení. Ide o technológiu všeobecne označovanú ako 3D NAND. Slovíčko 3D na nás v posledných rokoch vykukuje takmer odvšadiaľ a treba povedať, že v tomto prípade ide o trochu čudné, ba až marketingovo pôsobiace označenie. Vyvoláva totiž dojem, akoby tranzistor menil svoj tvar z nejakej placky na kocku, čo nemá s realitou nič spoločné. Oveľa vhodnejšie je pomenovanie V-NAND, teda vertikálne NAND, ktoré vo svojich materiáloch začal používať Samsung. Zvislá konštrukcia prvkov je ten rozdiel, ktorý túto technológiu odlišuje od predošlej. Tranzistory totiž nie sú o nič viac 3D než tranzistory predchádzajúcej technológie. Koniec koncov by bolo hlúpe označiť sa za 3D človeka v momente, keď si inú osobu vysadíte na plecia.

Najjednoduchšie sa dá tento proces opísať tak, že namiesto toho, aby boli tranzistory na čipe umiestnené vodorovne ako rozprestretá plachta, postavia sa vedľa seba vertikálne do jednotlivých stĺpcov (pozri obrázok). Svoju predstavu však skratkovito nezjednodušujte. Mnohých ľudí totiž láka povedať, že tranzistory sa na seba nejako len vrstvia a vlastne ide len o dva či viac čipov nalepených na sebe. To je, samozrejme, úplný nezmysel.

Vytvorenie dvoch čipov s plochými tranzistormi a ich umiestnenie do jedného puzdra nad seba by žiadny osoh neprinieslo. Výrobca by totiž pri ňom nič neušetril. Disk SSD s kapacitou 100 GB a dvanástimi 8 GB čipmi v útrobách by tak stál rovnako ako 100 GB disk so šiestimi 16 GB čipmi. Dosahoval by pritom rovnaký výkon a mal by aj rovnakú spotrebu. Zvyšovanie kapacity takýmto spôsobom by žiadny pokrok neprinieslo. Jednoducho by sa do disku osadila polovica čipov za dvojnásobnú cenu a všetko by zostalo pri starom.

To, čo výrobca chce, je vyrábať viac tranzistorov na jednom waferi za pokiaľ možno rovnakú cenu, ako vyrábal v minulosti klasické planárne NAND flash. A to je poriadny problém. Proces fotolitografie, pri ktorom sa laserovým lúčom na waferi tvoria vodorovné prvky, sa totiž vzdialene podobá vyrazeniu pečiatky do vosku či plastelíny. Ak pečiatkou udriete do takejto hmoty, vytvoríte pekný 3D odtlačok. Predstavte si napríklad, že vyrazíte 3D nápis PC REVUE, ktorý by bol tvorený hlbokými písmenami ohraničenými kruhom. Ako by ste však tento nápis vytvorili vertikálne na stenu diery? Keby ste vytvorili pečiatku v tvare valčeka, ktorý by mal na boku vystupujúci nápis, po vrazení do vosku by ste vytvorili len hlbokú dieru so zvislými pruhmi. Riešením by bolo vytvorenie hlbokej diery, do ktorej by ste sa miniatúrnou pečiatkou vopchali dnu a nápis na jej stenu by ste vytlačili zboku. Pri fotolitografii by ste však v nanometrových dierkach nemali ako laserový lúč zalomiť.

Nákres vertikálneho NAND flash spoločne s elektrickou schémou stĺpca a reálny pohľad z elektrónového mikroskopu na produkty SK Hynix a Samsung

Čo je to teda vlastne 3D NAND a ako ho výrobcovia robia? S konceptom prišla v roku 2007 ako prvá spoločnosť Toshiba, išlo o odpoveď na stále komplikovanejšie zmenšovanie jednotlivých pamäťových buniek (ktoré sú reprezentované tranzistormi). Na očíslovanom schematickom nákrese môžete vidieť, ako je vertikálna pamäť NAND v skutočnosti usporiadaná. Bežné planárne NAND sú tvorené jedným radom 32 tranzistorov, ktoré sa delia o spoločné elektródy. Namiesto stále problematického zmenšenia tranzistorov si predstavte, že sa pásik tranzistorov rozdelí na polovicu, ohne a postaví. Výsledkom je, že sme ponechali zapojené všetky tranzistory, ale z hľadiska plošného obsadenia zaberajú len zlomok miesta ako predtým.

Presnejšie povedané, pri rade 32 tranzistorov, rozdelenom na dva zvislé prúžky, by tranzistory z hľadiska dĺžky zaberali len štvrtinu miesta. Na štvorcovej ploche to znamená, že ste ušetrili 93 % obsahu. (Predstavte si šachovnicu 4 × 4, tvorenú 16 poľami. Ak skrátite jej rozmer na štvrtinu z oboch strán, zostane vám jediného pole. Pätnásť polí ste tým zrazu vymazali.) To je rozdiel dosiahnutý pri štyroch až piatich generáciách zmenšovania. Obrázok slúži na ilustráciu toho, že tranzistory sa principiálne nemenia a stále sú vzhľadom na svojich susedov umiestnené rovnako. Nestoja si teda vzájomne „na hlavách" a sú otočené s celým svojím podkladom. Všimnite si pritom, že na konštrukcii v tvare písmena U sú tranzistory umiestnené na vonkajšej hrane.

Proces výroby tejto konštrukcie, samozrejme, neprebieha skladaním a zdvíhaním, ale vytváraním šachiet vo waferi (k čomu sa hneď dostaneme). Najdôležitejšie však je uvedomiť si, že celková koncepcia vertikálnych NAND okamžite uberá na dôležitosti stále pokračujúcemu zmenšovaniu tranzistorov. Namiesto honby za menším výrobným procesom, ktorý spôsobuje čoraz viac problémov, sa môžu výrobcovia po niekoľko generácií čipov NAND flash sústrediť na to, ako dostať viac tranzistorov na jeden vertikálny prvok.

Už pri postavení dvoch radov 16 tranzistorov (32-tranzistorový blok) dosiahnu z hľadiska objemu pokrok, ktorý sa rovná skoku z 20 na 5 nm proces pri vodorovnom zmenšovaní. Výrobcovia pritom uvažujú, že by mohlo byť technologicky možné dosahovať výšku 128 tranzistorov a možno aj viac. Skutočné číslo však dnes nikto nepozná a výskum v tejto oblasti je takpovediac ešte v plienkach. Každopádne však tieto metódy otvárajú priestor pre kapacity, ktoré masívne prekračujú akékoľvek možnosti kremíkových planárnych NAND, a to aj keby sa nejakým zázrakom dostali pod hranicu 7 nm (2 nm tranzistor obsahuje už len štyri kremíkové atómy). Po hromadnom nástupe vertikálnych NAND flash tak môže snaha o zmenšovanie výrobného procesu v rámci úložísk výrazne poľaviť.

Výroba vertikálnych NAND

Výroba vertikálnych NAND je zložitý a novátorský proces, ku ktorému jednotliví výrobcovia pristupujú s rôznymi špecifickými odlišnosťami. My sa budeme venovať procesu, ktorý používa Samsung, pretože táto spoločnosť ako prvá (a dodnes jediná) uviedla na trh komerčné produkty (určené pre podnikovú sféru). Používa pamäťové bunky TANOS, čo je skratka, ktorá vychádza z mien materiálov použitých na výrobu: Tantalum-Alumina-Nitride-Oxide-Silicon. Proces výroby sa začína nanášaním chemických vrstiev na kremíkový wafer (na vizualizáciu sledujte obrázok pozostávajúci z jednotlivých krokov), pričom sa striedajú vrstvy nitridu kremičitého a oxidu kremičitého (krok A).

Počet týchto vrstiev určí počet budúcich tranzistorov v stĺpci, ale nitrid kremičitý plní len funkciu dočasného podporného materiálu. Samsung tento postup nazýva náhradou hradla. Po dokončení všetkých vrstiev sa do materiálu vypália šachty (krok B), ktorých steny sa obalia polykryštalickým kremíkom (krok C). Táto kremíková vrstva sa stane nosičom budúceho vertikálneho bloku tranzistorov, takže sa na jej spevnenie zaleje zvyšok šachty oxidom kremičitým (krok D). Následne sa po bokoch nosnej konštrukcie vypália ďalšie šachty (krok E), ktoré budú slúžiť na úpravu vrstiev a neskôr ako oddeľovač jednotlivých blokov, respektíve stĺpcov z tranzistorov. Na ilustráciu ich nazvime obslužné šachty.

Cez obslužné šachty sa do wafera nanesie čistiaca chemikália, ktorá vyleptá vrstvy nitridu kremičitého (krok F). Výsledkom sú zuby z oxidu kremičitého (modrá farba), ktoré držia bokom prilepené na zvislom nosníku z polykryštalického kremíka (červená farba). Po bokoch obrázkae vidieť konce zubov, ktoré držia na nezobrazených susedných nosníkoch rovnakého tvaru. Obslužná šachta je ďalej použitá na zarovnanie celej konštrukcie z oxidu kremičitého (krok G), ktorý bude slúžiť ako dielektrikum pri procese tunelovania elektrónov.

Tým je hotový spodok tranzistorov. V nasledujúcom kroku by bolo logické vytvoriť plávajúce hradlo, ktoré slúži na uloženie elektrónov, a teda aj dátovej hodnoty. V prípade zvislých NAND je však nahradené špeciálnym prvkom, označovaným ako nábojová pasca (charge trap). Tá je vytvorená z tenkej vrstvy nitridu kremičitého (krok H), ktorý je následne pokrytý materiálom s veľmi vysokou dielektrickou konštantou (krok I). Tieto materiály sa označujú všeobecným prívlastkom high-k (high-k dielektrikum), pričom v tomto prípade ide o oxid hlinitý. Toto dielektrikum slúži ako oddeľovač medzi nábojovou pascou a riadiacim hradlom navrchu tranzistora.

Riadiace hradlo sa vytvorí v nasledujúcom kroku J z nitridu tantalu. Šachta sa následne leptaním vyčistí od prebytočného materiálu tantalu a dielektrika (krok K), čím sa dokončí stĺpec NAND flash zložený zo zvislých tranzistorov. Každý z nich je pritom tvorený riadiacim hradlom (sivá farba), izolátorom (zelená), nábojovej pasce (žltá), spodného oxidu kremíka na odovzdávanie elektrónov (modrá) a nosného kryštalického kremíka (červená).

Proces výroby vertikálnych NAND od Samsungu

Nábojová pasca ako náhrada za plávajúce hradlá

Významná zmena v konštrukcii tranzistorov je použitie nábojovej pasce namiesto plávajúceho hradla. Ako sme už spomenuli, s čoraz nižším výrobným procesom sa stále zmenšujúce sa plávajúce hradlo stáva veľmi problematickým, pretože dochádza k párovaniu blízko seba stojacich tranzistorov. Pri každom zmenšení procesu zároveň dochádza aj k stále väčšiemu úbytku elektrónov, ktoré hradlo obsahuje pri nabití, čím je čítanie mnohostavových pamäťových buniek čoraz náchylnejšie na chyby.

Naproti tomu nábojová pasca únikmi a párovaním netrpí. Kým plávajúce hradlo pozostáva z vodivého materiálu, ktorý je obalený silným izolátorom (pod vplyvom privedeného napätia sa elektróny tunelovaním dostávajú za izolačnú prekážku a po vypnutí obvodu tak zostanú uväznené vo vodivom centre), nábojová pasca je tvorená izolátorom. V prípade Samsungu ide o nitrid kremičitý, pričom pri procese zápisu pod silným napätím elektróny „prerazia" jeho odporovú bariéru a zostanú v ňom uväznené. Na rozdiel od vodivého plávajúceho hradla je pohyb elektrónov vnútri nevodivej pasce viac sťažený, a preto je strata hodnoty v dôsledku úniku či párovania oveľa menej pravdepodobná.

Nábojová pasca je zároveň rozmerovo menšia ako plávajúce hradlo a umožňuje o niekoľko desiatok percent rýchlejšie čítanie, zápis aj zmazanie, pričom tranzistory majú pri jej použití vyššiu životnosť. Keď je však taká dobrá oproti plávajúcemu hradlu, prečo sa nepoužíva už dávno? Podobne ako iné technológie flash aj princíp nábojovej pasce je už z vedeckého hľadiska známy desaťročia. Uvedenie do stavu, keď možno takéto tranzistory sériovo vyrábať, je však úplne iná záležitosť.

Prvé komerčné produkty, ktoré používali tranzistory s nábojovou pascou, sa podarilo dostať na trh až v roku 2002 (išlo o spoločný projekt AMD a Fujitsu, ktorý dnes funguje ako samostatná spoločnosť Spansion). V nasledujúcich rokoch sa podarilo tejto metóde získať 30 % trhu NOR flash (používané napríklad v čipoch na uloženie firmvéru či BIOS-u), ale v prípade výkonného a kapacitne väčšieho NAND flash sa nábojové pasce nepresadili. Hlavný dôvod bol ten, že ich vývojový cyklus je oproti plávajúcim hradlám niekoľko rokov pozadu.

Ak dokážete vyrábať tranzistory s nábojovými pascami iba na 40nm procese, zatiaľ čo tranzistory s plávajúcimi hradlami už na 20 nm, ich použitie je skrátka nevýhodné (v čase, keď pokročia o generáciu ďalej, rovnaký skok urobia aj plávajúce hradlá). V rámci vertikálnych NAND je však vytvorenie plávajúcich hradiel extrémne komplikované, čo je práve príležitosť pre nábojovú pascu. Prvé V-NAND, ktoré Samsung uviedol na trh v podnikovej sfére, sú vyrobené 40 nm výrobným procesom. Vzhľadom na vertikálne postavenie tranzistorov však dosahuje čip hustotu, ako má najnovší 16 nm horizontálny proces planárnych NAND, pričom zásluhou nábojových pascí dosahuje vyšší výkon. To všetko napriek tomu, že V-NAND zatiaľ používa stĺpce zložené len z 24 tranzistorov. Pravdou však je, že výroba V-NAND je zatiaľ finančne náročnejšia, a preto smerovala do podnikovej sféry, kde sa disky predávajú za vyššie ceny.

Hromadný príchod vertikálnych NAND na trh

Kedy teda disky SSD s vertikálnymi NAND prídu na bežný trh? Samsung, ako jediný výrobca, ktorý dnes už vertikálne NAND flash produkuje v sériovej výrobe, na 3D NAND prechádza prakticky okamžite. Disky SSD pre bežných používateľov sa objavia zrejme v priebehu roka. SK Hynix, ktorý rozbehol výrobu 16 nm planárnych NAND flash na rok 2014, počíta s vertikálnymi NAND pri nasledujúcej generácii. Testovacie vzorky má pritom za sebou a prvé disky s vertikálnymi NAND od tohto výrobcu sa objavia na konci tohto alebo v priebehu budúceho roka.

Podobne zrejme dopadne aj konzorcium Intel/Micron, ktoré má 16 nm planárny proces vyvinutý. Čipy s týmto najpokročilejším horizontálnym procesom sa objavia v diskoch tento rok. Vertikálne NAND môžeme očakávať v budúcom roku ako nasledujúcu generáciu. Len čo budú na trhu čipy V-NAND Samsungu, SK Hynix a Intel/Micron, môžeme čakať aj disky SSD od spoločností, ktoré čipy od týchto výrobcov kupujú (napr. Kingston, A-DATA, Corsair). Trochu iné plány má konzorcium SanDisk/Toshiba, ktoré plánuje v tomto roku 16 nm proces a v nasledujúcom roku pravdepodobne 14/12 nm proces planárnych NAND.

Aj napriek tomu, že Toshiba predstavila funkčné skúšobné vertikálne tranzistory v roku 2007 ako prvá, s ich nábehom počíta až v roku 2016. Samozrejme, rovnako dopadnú aj tí výrobcovia diskov, ktorí od týchto spoločností čipy NAND kupujú (dnes hlavne OCZ). Uvidíme, ktorý plán prechodu (rýchly Samsungu, pomalý Toshiby a SanDisku alebo stredne rýchly ostatných firiem) bude nakoniec z ekonomického hľadiska ten správny. Analytické spoločnosti predpokladajú, že v roku 2014 budú vertikálne NAND tvoriť 5 % výroby, zatiaľ čo v roku 2015 už okolo 30 %. V roku 2016, keď ich začnú produkovať Toshiba a SanDisk, by mali tvoriť polovicu čipov na trhu, aby napokon v roku 2017 začali dominovať celej výrobe (okolo 70 %).